SISTEMAS DIGITAIS



Diogo Braga da
Costa Souza

Projetos de circuitos sequenciais

Objetivos de aprendizagem

Ao final deste texto, você deve apresentar os seguintes aprendizados:

- Definir circuitos sequenciais síncronos e assíncronos.
- Descrever circuitos lógicos sequenciais por meio de diagramas de estados.
- Relacionar os conceitos de projetos de circuitos sequenciais.

Introdução

Os circuitos sequenciais utilizam as saídas de suas lógicas combinacionais como entradas, para a implementação de circuitos que atendam ciclos lógicos — característica que os circuitos combinacionais não possuem.

Neste capítulo, você conhecerá as características dos circuitos sequenciais, de forma a diferenciar circuitos síncronos e assíncronos. Além disso, você será apresentado ao método de elaboração de circuitos sequenciais.

Circuitos sequenciais

Os circuitos sequenciais são formados por dispositivos digitais semelhantes aos circuitos combinacionais, mas com a singularidade de utilizarem como entradas também algumas de suas saídas de resultados. Em outras palavras, os bits de saída retornam como informação de entrada para atendimento de lógicas que não são resolvidas utilizando apenas os circuitos combinacionais. Com a utilização de circuitos sequenciais, torna-se possível a elaboração de contadores e registradores digitais, bem como de circuitos de automatização de sistemas — esse tipo de circuito é o precursor dos componentes microcontroladores.

Um exemplo de circuito combinacional é uma campainha: quando pressionada, ela toca; quando solta, para de tocar. Assim, o funcionamento da campainha independe do seu valor anterior, não utilizando memórias de armazenamento para o seu funcionamento. Em contrapartida, um exemplo de circuito sequencial é um portão eletrônico de garagem: pressionando um botão, ele abre; se esse mesmo botão for pressionado enquanto o portão está abrindo, ele para; e se, em seguida, o botão for pressionado novamente, o portão fecha. Nesse caso, o sistema deve armazenar a última ação exercida para executar a próxima, sendo necessário o armazenamento das saídas para o funcionamento seguinte do sistema (VAHID, 2008). A Figura 1 mostra um esquema de funcionamento de um circuito sequencial.




Figura 1. Diagrama de blocos de um circuito sequencial.
Fonte: Noveletto ([201-?]).


Armazenamento de um bit

Para a elaboração de projetos de sistemas sequenciais, são necessários dispositivos de armazenamento de bits, para que seja possível a execução de lógicas que interajam com situações de passados próximos ocorridos. Essas células

de memórias são formadas por dispositivos lógicos, como portas lógicas ou flip-flops; o dispositivo de maior utilização é o flip-flop tipo D (VAHID, 2008).

Latch SR

A solução de armazenamento de bits denominada latch SR é um circuito que consiste na interligação de duas portas NOR, conforme o diagrama da Figura 2. Nota-se, em seu circuito, a realimentação entre as portas lógicas, ou seja, a interligação da saída de uma porta lógica em uma das entradas da outra.



Set	Reset	Saída
0	0	Não muda
1	0	Q = 1
0	1	Q = 0
1	1	Inválida*

*Produz Q = $\overline{Q}$ = 0.

Figura 2. Latch SR.
Fonte: Noveletto ([201-?]).

O funcionamento da saída do latch se refere à combinação de suas entradas: se apenas a entrada denominada "S" (SET) estiver recebendo nível lógico alto, a sua saída "Q" será ativada; se apenas a entrada denominada "R" (RESET) estiver recebendo nível lógico alto, a sua saída "Q" será desativada. Se as duas entradas estiverem em nível lógico baixo, esse latch armazena o estado de saída anterior (VAHID, 2008).

O latch SR possui duas saídas, cujo intuito é que uma seja sempre o inverso da outra. A notação das portas são "Q" e "$\overline{Q}$", e a segunda deve funcionar com a lógica inversa de operação do flip-flop. Porém, há uma situação específica desse latch em que essa lógica não é executada: quando as duas entradas do dispositivo recebem nível lógico alto ao mesmo tempo. Nesse caso, o dispositivo desativa as duas saídas (situação não permitida no funcionamento do flip-flop), o que se denomina como estado indefinido em seu funcionamento.

Para solucionar o problema de estado indefinido do funcionamento do latch SR, utiliza-se a implementação do circuito da Figura 3. Duas portas lógicas — uma AND e uma NOT — são implementadas, a fim de eliminar das condições de envio de nível lógico alto as entradas "R" e "S" ao mesmo tempo (VAHID, 2008).




Figura 3. Latch SR com circuito arbitrário.
Fonte: Noveletto ([201-?]).

O problema lógico das entradas é parcialmente solucionado com a aplicação do circuito arbitrário que impede o acionamento das portas "R" e "S" ao mesmo tempo. No entanto, como os dispositivos lógicos têm atrasos de funcionamento, em alguns casos de transição de estados lógicos das entradas "X" e "Y" para as saídas, elas teriam, por um curto intervalo de tempo, o mesmo valor. Logo, é necessária a aplicação de mais um recurso lógico que impeça essa situação.

A aplicação de um terminal lógico de habilitação de transição é o próximo passo para a solução do problema dos latchs. Se esse terminal estiver inativo, não ocorrerá nenhuma operação nas saídas do componente. A Figura 4 demonstra o circuito com a aplicação do terminal de habilitação de funcionamento, denominado clock (VAHID, 2008).




Figura 4. Latch SR com entrada de clock e circuito arbitrário.
Fonte: Noveletto ([201-?]).

Você pode notar, na Figura 4, que, se o terminal de clock "C" estiver em nível lógico baixo, as portas AND às quais ele está ligado injetam nível lógico baixo na entradas do latch, mantendo as suas saídas memorizadas, mas não permitindo a comutação das entradas.

Flip-flop JK

O flip-flop do tipo JK consiste no aperfeiçoamento do latch SR. A condição inválida é substituída por uma condição de inversão da saída anterior, o que possibilita a implementação de circuitos contadores. Em caso de duas entradas de estado lógico baixo ou de não acionamento do clock, esse dispositivo armazena o bit anterior da saída. Quando somente o "J" está em estado lógico alto, a saída ativa; quando "K" está em estado lógico alto, a saída desativa. Essa características podem ser observadas na tabela verdade da Figura 5.




Figura 5. Flip-flop JK.
Fonte: Tecnoseul (2016).

No exemplo da Figura 5, o sinal de clock deve ser em borda de descida, para ativar o flip-flop, em função da indicação de acionamento inverso no desenho.

Flip-flop D

Os flip-flops do tipo D — os dispositivos mais utilizados no armazenamento de bits — possuem somente uma entrada, na qual, em caso de sinal ativo de clock, esse estado lógico é armazenado, conforme ilustrado na Figura 6. Esse dispositivo é constituído de um flip-flop JK, cujo sinal de entrada é interligado nas duas entradas, mas invertido na porta "K" (VAHID, 2008).




Figura 6. Flip-flop D.
Fonte: Noveletto ([201-?]).

Note que, para habilitar a operação das saídas do flip-flop, o terminal de clock deve receber um valor de borda de descida, ou seja, a operação do flip-flop ocorre na transição de um nível lógico alto para um nível lógico baixo no clock. Essa é a diferença de funcionamento entre os latchs e os flip-flops.

Armazenamento de múltiplos bits

Em alguns casos, é necessário o armazenamento de mais bits para o funcionamento da lógica. O circuito adequado a esse fim denomina-se registrador, e é demonstrado na Figura 7 (VAHID, 2008).




Figura 7. Registrador de quatro bits.

Os bits inseridos nas entradas I1, I2, I3 e I4 são transferidos para as saídas Q1, Q2, Q3 e Q4, respectivamente, no instante em que a borda de

subida for aplicada ao terminal de clock do dispositivo. Assim, esse dispositivo é capaz de armazenar os quatro bits para aplicação sequencial em um circuito lógico.



Fique atento

Registradores de deslocamento armazenam bits de forma serial: os primeiros bits a chegar no registrador são deslocados para as próximas saídas dos flip-flops quando outro bit chega. Esses registradores apresentam funcionamento diferente do registrador demonstrado na Figura 7, no qual cada saída recebe o sinal de sua respectiva entrada, armazenando os bits na forma paralela.

Contadores digitais

Os contadores digitais consistem em circuitos que utilizam flip-flops JK, na configuração T, ligados em cascata. Cada um dos flip-flops alterna o seu estado com a metade da frequência do anterior — circuito denominado também de divisor de frequência. Existem dois tipos de contadores: os síncronos e os assíncronos. Eles são diferenciados pelo atraso de propagação do clock no acionamento, que acontece nos dispositivos assíncronos. Esses são circuitos que utilizam lógica sequencial para o seu funcionamento, pois, para que haja contagem, o próximo passo se refere ao passo anterior.

Contadores assíncronos

Nos contadores assíncronos, o sinal de clock do próximo flip-flop é liberado pelo anterior. Logo, um atraso de atuação do dispositivo interfere na atuação do próximo componente.

Na Figura 8 está exemplificado um contador assíncrono de dois bits, e na Figura 9 é apresentado o diagrama de temporização. O bit menos significativo é sempre o referente à saída do flip-flop ao qual o clock está conectado. Nota-se que a saída barrada do primeiro flip-flop aciona o clock do segundo, pois, de acordo com a tabela verdade da Tabela 1, o segundo bit de uma contagem binária varia apenas quando a saída do primeiro dispositivo sofre uma borda de descida (FLOYD, 2007).




Figura 8. Contador assíncrono.

Fonte: Floyd (2007, p. 444).




Figura 9. Diagrama de temporização.

Fonte: Floyd (2007, p. 444).

Tabela 1. Estados binários do contador assíncrono

Pulso de clock	Q_1	Q_0
Valor inicial	0	0
1	0	1
2	1	0
3	1	1
4 (recicla)	0	0

Fonte: Adaptada de Floyd (2007, p. 445).

Contadores síncronos

Nos contadores síncronos, todos os flip-flops do circuitos são ativados ao mesmo tempo, uma vez que a fonte de clock é interligada em todos os terminais de clock de todos os flip-flops. Isso evita um aumento de atraso referente à sua propagação, como acontece no funcionamento dos contadores assíncronos. A alternação das saídas dos flip-flops se refere às lógicas dos circuitos interligados nas portas J e K dos flip-flops.

A Figura 10 representa um contador de dois bits síncrono, que tem o mesmo funcionamento do contador assíncrono descrito anteriormente, mas com funcionamento simultâneo dos flip-flops, sem atrasos propagados pelo cascateamento da interligação de clock. Esse circuito requer mais dispositivos, já que, com o aumento dos bits de contagem, torna-se necessária a utilização de portas lógicas para a adequação de seu funcionamento (FLOYD, 2007).




Figura 10. Contador síncrono.
Fonte: Floyd (2007, p. 452).

Saiba mais

Para saber mais sobre as diferenças entre os contadores síncronos e os assíncronos, leia o capítulo 7 do livro *Sistemas Digitais: Fundamentos e Aplicações* (TOCCI; WIDMER; MOSS, 2011).

Projetos de circuitos sequenciais

Projetos sequenciais utilizam circuitos sequenciais para atender às necessidades do problema de dada aplicação. Em geral, esses projetos são definidos inicialmente de maneira textual, com o detalhamento das condições e sequências de acionamento das saídas de atuação, levantando assim o diagrama de estados de funcionamento. Esse diagrama é utilizado para determinar a sequência de acontecimentos necessária para a elaboração do circuito sequencial correspondente, demonstrando os passos e as sequências a que esse circuito deve obedecer (FLOYD, 2007).

Como exemplo de um diagrama de estados, os semáforos de uma esquina funcionam de forma sequencial: as lâmpadas verde, amarela e vermelha de cada semáforo são acionadas em sequência, formando um ciclo, no qual somente uma delas fica ligada durante um tempo determinado. Levando em consideração que um contador digital determina o tempo de acionamento de cada lâmpada, o diagrama de estados da Figura 11 demonstra o funcionamento desse semáforo.




Figura 11. Esquema de funcionamento de um semáforo em uma esquina.
Fonte: Floyd (2007, p. 364).

Para a elaboração do diagrama de estados, deve-se determinar os passos de funcionamento e as situações de transição que atendam ao problema. A Figura 12 representa o diagrama de estados para o exemplo utilizado, no qual:

- V_S: Presença de veículo na via secundária.
- T_L: Temporizador de 25 s (temporizador longo) é ligado.
- T_S: Temporizador de 4 s (temporizador curto) é ligado.




Figura 12. Diagrama de estados do exemplo do semáforo em uma esquina.
Fonte: Adaptada de Floyd (2007, p. 366).

O circuito desse exemplo utilizará dois circuitos contadores para o atendimento dos tempos T_L e T_S, um circuito sequencial de determinação de um código de sequenciamento das ações e um circuito também de lógica combinacional, que converterá o valor de código de sequenciamento em uma saída binária para o acionamento de cada lógica. Cada um desses circuitos pode ser observado no diagrama de blocos da Figura 13 (FLOYD, 2007).




Figura 13. Diagrama de blocos do exemplo do semáforo em uma esquina.
Fonte: Adaptada de Floyd (2007, p. 365).

Exemplo

Para mais exemplos de diferentes aplicações de projetos de circuitos sequenciais, leia o capítulo 3 do livro *Sistemas Digitais* (VAHID, 2008).

Exercícios

1. Sobre a diferença entre os circuitos sequenciais, em relação aos circuitos combinacionais, marque a alternativa correta.

a) Os circuitos sequenciais se diferem dos circuitos combinacionais porque não utilizam saídas como entradas em suas lógicas.

b) Os circuitos sequenciais se diferem dos circuitos combinacionais porque utilizam saídas como entradas em suas lógicas.

c) Os circuitos sequenciais se diferem dos circuitos combinacionais porque utilizam sinais de sequenciamento denominados clock.

d) Os circuitos sequenciais se diferem dos circuitos combinacionais porque não utilizam portas lógicas convencionais em sua composição.

e) Os circuitos sequenciais se diferem dos circuitos combinacionais porque não utilizam sinais de sequenciamento denominados clock.

2. Em relação ao funcionamento dos latchs SR, marque a alternativa que melhor os representa.

a) Nos latchs SR, o acionamento da entrada "S" ativa a sua saída barrada.

b) Nos latchs SR, o acionamento da entrada "R" ativa a sua saída.

c) Quando duas entradas em um latch SR estão desacionadas, as duas saídas recebem o mesmo estado lógico, o que configura uma situação indevida para o seu funcionamento.

d) Quando ocorre o acionamento das duas entradas em um latch SR, as duas saídas recebem o mesmo estado lógico, o que configura uma situação indevida para o seu funcionamento.

e) Quando ocorre o acionamento das duas entradas em um latch SR, as duas saídas mantêm o seu estado anterior.

3. O flip-flop do tipo D é o mais utilizado quando há a necessidade de armazenamento de bits em circuitos sequenciais. Em relação a esse dispositivo, pode-se afirmar:

a) Os flip-flops do tipo D possuem uma entrada. Em caso de ativação do clock, o estado presente na entrada é armazenado na saída, até que outro sinal de clock seja inserido, substituindo o valor da saída pelo novo estado lógico da entrada.

b) Os flip-flops do tipo D possuem uma entrada. Em caso de ativação do clock, o estado presente na entrada é armazenado na saída e não pode ser sobrescrito.

c) Os flip-flops do tipo D possuem uma entrada. Em caso de ativação do clock, o estado atual da saída é invertido.

d) Os flip-flops do tipo D são constituídos de latchs SR com saídas invertidas.

e) Os flip-flops do tipo D são constituídos de latchs SR, aplicando uma mesma entrada às suas duas entradas.

4. Em relação aos contadores síncronos e assíncronos, marque a alternativa que melhor os diferencia.

a) Nos contadores assíncronos, o pulso de clock em todos os flip-flops é dado simultaneamente. Já nos contadores síncronos, a fonte geradora de clock é interligada somente no primeiro flip-flop, e este aciona o próximo, e assim sucessivamente.

b) Nos contadores síncronos, o pulso de clock em todos os flip-flops é dado simultaneamente. Já nos contadores assíncronos, a fonte geradora de clock é interligada somente no primeiro flip-flop, e este aciona o próximo, e assim sucessivamente.

c) Os contadores síncronos utilizam flip-flops do tipo D para o seu sequenciamento, enquanto os contadores assíncronos utilizam flip-flops do tipo T.

d) Nos contadores síncronos, as entradas dos flip-flops são conectadas em nível lógico alto.

Já nos contadores assíncronos, as entradas dos flip-flops ficam ligadas em nível lógico baixo.

e) Os contadores síncronos utilizam flip-flops do tipo T para o seu sequenciamento, enquanto os contadores assíncronos utilizam flip-flops do tipo D.

5. Os diagramas de estados são utilizados com o intuito de:

a) descrever o sistema de forma textual, com todos os detalhes, bem como as sequências para a elaboração do circuito digital sequencial relativo ao problema.

b) determinar quais são os componentes eletrônicos a serem utilizados, para a elaboração do circuito digital sequencial relativo ao problema.

c) determinar as situações de segurança do funcionamento do sistema, para a elaboração do circuito digital sequencial relativo ao problema.

d) sinalizar os possíveis pontos de falhas de funcionamento em um projeto de circuitos sequenciais.

e) modelar o sistema com todos os detalhes e as sequências, para a elaboração do circuito digital sequencial relativo ao problema.



Referências

FLOYD, T. *Sistemas digitais:* fundamentos e aplicações. 9. ed. Porto Alegre: Bookman, 2007.

NOVELETTO, F. *Circuitos seqüenciais:* latches e flip-flops. [201-?]. Disponível em: <http://www.joinville.udesc.br/portal/professores/noveletto/materiais/Latches_FlipFlops.pdf>. Acesso em: 28 maio 2018.

TECNOSEUL. *Flip-Flop JK*. 2016. Disponível em: <http://tecnoseul.wixsite.com/futuro/50>. Acesso em: 28 maio 2018.

TOCCI, R. J.; WIDMER, N. S.; MOSS, G. L. *Sistemas digitais:* princípios e aplicações. 11. ed. São Paulo: Pearson Prentice Hall, 2011.

VAHID, F. *Sistemas digitais:* projeto, otimização e hdls. Porto Alegre: Bookman, 2008.

Leitura recomendada

TOKHEIM, R. *Fundamentos de eletrônica digital:* sistemas sequenciais. Porto Alegre: McGraw-Hill, 2013. v. 2.

Encerra aqui o trecho do livro disponibilizado para esta Unidade de Aprendizagem. Na Biblioteca Virtual da Instituição, você encontra a obra na íntegra.

Conteúdo:

